![](/study/2016-2017/files/study.2016-2017/exclamation-point.png)
Ceci est la version 2016–2017 de l'annuaire électronique. Veuillez mettre à jour l'année dans la barre d'adresse de votre navigateur pour une version plus récente de cette page, ou cliquez ici pour consulter l'annuaire la plus récente.
Ceci est la version 2016–2017 de l'annuaire électronique. Veuillez mettre à jour l'année dans la barre d'adresse de votre navigateur pour une version plus récente de cette page, ou cliquez ici pour consulter l'annuaire la plus récente.
Génie électrique : The place of logic synthesis in microelectronics. Representations of Boolean functions: logic covers, binary decision diagrams. Two-level synthesis algorithms, Espresso. Multi-level synthesis to Boolean networks: don't care methods, algebraic optimizations, delay modelling. Sequential synthesis: state-based optimizations, state assignment, network optimizations. Technology mapping: library cell and FPGA mapping.
Terms: This course is not scheduled for the 2016-2017 academic year.
Instructors: There are no professors associated with this course for the 2016-2017 academic year.
(3-2-4)
Prerequisite: ECSE 323